简介简截是一款截图软件。它的主要功能是图片透明化。 透明化前 透明化后 此外他还支持多种截图模式并且可以图片上编辑 下载及代码所有版本, http://download.xinhecuican.tech/easycapture/downloads最新版本（密码8nq4）, https://xinhecuican.lanzouy.com/b041tvkfg 文档 gith

本篇博客基于此。感谢龙龙老师提供的免费资料 tensorflow函数文档 tensorflow基础数据类型 标量（Scaler): 单个实数，例如1.2,3.4等，维度为0，shape为[] 向量（Vector): 相当于数组，n个实数集合,维度为1， shape为[n] 矩阵（Matrix): n行m列。维度为2， shape为[n, m] 张量（Tensor): 所有维度大于2的都可以叫张量（

语法 说明 ENTRY(symbol) 将符号symbol的值作为入口地址（主函数）。ld中有多种方法指定入口地址，他们的优先级如下排列。 1. ld中的-e选项 2. 脚本中的ENTRY 3. _start符号 4. .text段第一个字节地址 STARTUP(filename) 将文件filename作为链接中的第一个输入文件 SEARCH_DIR(path) 库查

时序逻辑电路的输出是由上一刻的输出和这一刻的输入共同决定，也就是说时序电路带有记忆。 锁存器和触发器双稳态电路 例如Q是1，则经过L1后变为0，因此$\bar{Q}$ 为0，然后又给L2输入，再回到Q还是1。所以Q始终为1，$\bar{Q}$始终为0，因此称为双稳态电路。 这是它的等价形式，注意这张图是有问题的，L1和L2要变换位置。 SR锁存器上面的双稳态电路不方便输入，因此SR锁存器在双稳态

硬件描述语言(HDL)大致功用硬件描述语言和逻辑电路之间的关系类似于c语言和机器代码。c语言通过编译器编译成机器码，而硬件描述语言通过硬件描述语言综合器变成硬件电路网表文件。 硬件描述语言和高级语言的一大区别是硬件描述语言的基本运行逻辑是并行，而高级语言是顺序执行 在HDL中，只有一部分是可以综合的，称为可综合的HDL。另外一部分主要用于仿真验证（例如等几秒后再进行下一步） 综合器大致工作过程

本文为《高级asic芯片综合》的阅读笔记 整体流程 主要流程为： RTL实现 动态仿真 约束、综合和扫描插入： 提供单元库和时序约束生成门级网表的过程。此外结合DFT还可以插入BIST、JTAG等测试部件 形式验证： 验证RTL与门级网表的等价性。 静态时序分析： 使用PrimeTime进行静态时序分析 布局、布线和验证： 通过布图规划（floorplan）根据时序约束放置单元，然后插入时钟树。

组合电路和时序电路 组合电路： 由当前输入值决定输出值 时序电路： 由当前输入值和前一阶段的输入值共同决定输出 例如: 图b和图f属于时序电路，因为它的输出转化为了下一次的输入。图f中的符号是组合电路 图d是一个错误电路，因为到n6点可能会冲突 布尔表达式一些术语： *: 与符号，取交集，也叫相乘 +： 或符号，取并集，也叫相加 项： 变量或者它的反 最小项： 一个包含全部输入变量的乘积项。

逻辑门 除此之外还有XNOR（同或）， 三输入NOR门（NOR3）等。 对电压的抽象我们要将某一范围内的电压表示0，而另一范围内的电压表示1.例如一个5v的范围，我们用3.6v - 5v表示逻辑1，而0v - 2.4v表示逻辑0中间一部分既不表示0又不表示1。 由于电压会随运输而波动损耗，因此输出端的电压要比输入端的电压更为苛刻。 如图，左边就是输出端允许的电压范围，可以看见和右边都有一定差值

基础123456789101112131415161718192021222324252627282930313233343536373839404142434445class sv_class; //class properties int x; static byte no_pkts_created; //method-1 task set(int i); x = i; endtas

验证分为动态仿真和静态/形式检查两种方式 动态仿真通过测试序列和激励驱动DUT，然后判断输出是否符合预期。需要仿真器的配合 静态检查不需要仿真，它分为多个种类： 语法检查 语义检查 跨时钟域检查 形式验证：形式验证分为等价性检查（EC）和属性检查（PC）。EC用来保证两个电路等价，PC DFT（Design For Test） 扫描路径设计（scan）：时序电路可以转化为一个组合电路和一个带